快科技 4 月 15 日音讯户外 勾引，AMD 考究告示，代号为 Venice（威尼斯）的第六代 AMD EPYC（霄龙）惩处器成为业界首款完成流片（tape out），并接收台积电先进 2nm（N2）制程本事的高遵守运算（HPC）居品。

据悉，AMD 董事长兼 CEO 苏姿丰近日访问中国台湾，于 14 日拜访最大相助伙伴台积电。现场，苏姿丰与台积电董事长兼总裁魏哲家全部手抓 Venice CCD，共同告示了里程碑的一刻。

AMD 暗示，Venice 预测将在 2026 年依期上市，有望早于传统使用台积电最新节点用户的苹果。

据悉，第六代 EPYC Venice 预测将基于 Zen 6 架构，接收台积电最新的 N2（2nm 级）制造工艺打造。

有计划 Venice 惩处器的规格和 CCD 的细节，当今一概欠奉。但既然该芯片也曾流片并入手，这意味着 CCD 已奏凯入手并通过基本功能测试和考证。

苏姿丰暗示："多年来，台积电一直是 AMD 要紧的相助伙伴，咱们与台积电的研发和制造团队进行了长远相助，使 AMD 粗略恒久如一地提供跳跃的居品，打破高性能蓄意的极限。 行为台积电 N2 制程以及台积电亚利桑那州晶圆 21 厂的首位 HPC 客户，充分展现了咱们怎么考究相助，共同激动立异并提供先进本事，为昔日运算注入动能。"

台积电的 N2 制程是首个依赖全环绕栅极 （GAA） 纳米片晶体管的工艺本事。恒定电压下可将功耗裁汰 24%、35%，性能擢升 15%，同期与上一代 N3（3nm 级）比拟，晶体管密度擢升 1.15 倍。

AMD 告示上音讯之前，Intel 基于其 18A 工艺打造的下一代至强 Clearwater Forest 惩处器（将与台积电的 N2 竞争）已推迟到来岁上半年发布。

另外，AMD 告示，第五代 AMD EPYC CPU（现金）已在亚利桑那州凤凰城隔邻的 Fab 21 工场奏凯启用和验，昔日不错在好意思国坐蓐。